• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    Dievorliegende Erfindung betrifft ein Verfahren zur Erzeugung einesDielektrikums auf einem Halbleiterkörper mit den nacheinander vorzunehmenden Schritten:Bereitstellen eines Halbleiterkörpers,Aufbringen einer dielektrischen Schicht auf zumindest Teilen einerersten Oberflächedes Halbleiterkörpers,derart, dass zumindest teilweise eine Grenzfläche zwischen der dielektrischenSchicht und dem Halbleiterkörperausgebildet wird, und thermisches Annealen des Halbleiterkörpers undder dielektrischen Schicht. Das erfindungsgemäße Verfahren zeichnet sichdadurch aus, dass zeitlich vor dem Annealen zur Verbesserung derAbsättigungund der elektrischen Eigenschaften fluorhaltige Teilchen in an dieGrenzflächeangrenzende Bereiche des Halbleiterkörpers und/oder der dielektrischenSchicht eingebracht werden. Die vorliegende Erfindung betrifft fernereine entsprechende Halbleiterstruktur.
    公开号:DE102004031453A1
    申请号:DE102004031453
    申请日:2004-06-29
    公开日:2006-02-09
    发明作者:Albert Birner；Jörn LÜTZEN；Till Schlösser；Andreas Weber
    申请人:Infineon Technologies AG；
    IPC主号:H01L21-314
    专利说明:
    [0001] Dievorliegende Erfindung betrifft ein Verfahren zur Erzeugung einesDielektrikums auf einem Halbleiterkörper mit den nacheinander vorzunehmendenSchritten: Bereitstellen eines Halbleiterkörpers, Aufbringen einer dielektrischenSchicht auf zumindest Teilen einer ersten Oberfläche des Halbleiterkörpers derart,dass zumindest teilweise eine Grenzfläche zwischen der dielektrischenSchicht und dem Halbleiterkörperausgebildet wird, und thermisches Annealen des Halbleiterkörpers undder dielektrischen Schicht. Die vorliegende Erfindung betrifft fernereine entsprechende Halbleiterstruktur.
    [0002] Obwohlprinzipiell auf beliebige integrierte Schaltungen anwendbar, werdendie vorliegende Erfindung sowie die ihr zugrundeliegende Problematik inBezug auf integrierte Speicherschaltungen in Silizium-Technologieund insbesondere in STI-Technologie erläutert.
    [0003] Beider zunehmenden Miniaturisierung im Bereich der Mikroelektronikmit dem Ziel, kleinste elektronische Bauelemente möglichsthoher Zuverlässigkeitund Lebensdauer herzustellen, spielen integrierte Schaltungen einedominierende Rolle. Solche integrierte Schaltungen weisen typischerweise eineVielzahl feldeffektgesteuerter Bauelemente und kapazitiver Elementeauf. Bei derartigen Bauelementen bilden die Dielektrika wesentlicheBestandteile des Bauelementes, der die Lebensdauer der integriertenSchaltung und damit des gesamten Halbleiterchips erheblich mitbestimmt.Die Zuverlässigkeit einessolchen Dielektrikums wiederum wird im Wesentlichen durch seineDefektdichte bzw. seine Fehlstellendichte charakterisiert.
    [0004] Dadie Anforderungen an zum Beispiel die eingangs genannten feldeffektgesteuertenBauelemente immer höhergesetzt werden, ist es erforderlich, qualitativ sehr hochwertigeGateoxide zu erzeugen. Im Falle eines Siliziumdioxids werden diesedaher vorzugsweise durch eine thermische Oxidation eines Siliziumsubstratserzeugt.
    [0005] Für die Qualität einesDielektrikums auf einem Halbleiterkörper spielt insbesondere dieGrenzflächezwischen Dielektrikum und Halbleiterkörper eine sehr wesentlicheRolle spielt, da die Lebensdauer eines feldeffektgesteuerten Halbleiterbauelements imWesentlichen von der Reinheit des Dielektrikums sowie von der Grenzfläche zwischenDielektrikum und Halbleiterkörperabhängt.Eine hohe Fehlstellendichte im Dielektrikum und an der Grenzfläche hat einehöhereWahrscheinlichkeit füreinen elektrischen Durchschlag nach einer bestimmten Zeitdauer zurFolge.
    [0006] DieseGrenzflächezwischen Dielektrikum und Halbleiterkörper weist allerdings eineendliche Dichte an Grenzflächenzuständen auf.Diese Grenzflächenzustände, dieauch als "Traps" oder Ladungsträgerfallenbezeichnet werden, sind unerwünscht undsollen möglichstvermieden werden. Dies liegt daran, dass die Grenzflächenzustände zwischenDielektrikum und Halbleiterkörperundefiniert sind und so zu undefinierten Leckströmen entlang der Grenzfläche führen können. Außerdem müssen imFall von Gateoxiden diese Grenzflächenzustände bei jedem Schaltzustandumgeladen werden, wodurch ungünstigeTransistorkennlinien entstehen. Insbesondere würde dies zu flacheren Strom-/Spannungskennlinienführen.
    [0007] DieGrenzflächenzustände werdeneinerseits verursacht durch feste Ladungsrümpfe, den so genannten "fixed charges", und andererseitsdurch unabgesättigteBindungen. Diese unabgesättigten Bindungenkönnenzum Beispiel durch eine physikalische Schädigung des Halbleiterkörpers, wiezum Beispiel durch unerwünschteStrahlung oder dergleichen, entstanden sein.
    [0008] Schließlich können dieGrenzflächenzustände auchdurch prozessinduzierte Verunreinigungen entstehen. Solche Verunreinigungenkönnenwährenddes Herstellungsprozesses, bei dem der Halbleiterkörper einerVielzahl von Prozessschritten unterworfen wird, durch Inkorporationvon physikalischen und chemischen Kontaminationen in dem Halbleiterkörper entstehen.
    [0009] Zurweitgehenden Eliminierung solcher undefinierter Grenzflächenzustände bzw.zumindest zu deren Minimierung sind mehrere Maßnahmen bekannt: Gemäß einemersten Verfahren könnendie Grenzflächenzustände in derProzessführungdurch Verwendung eines so genannten Opferoxidprozesses minimiertwerden. Bei einem solchen Opferoxidprozess wird vor dem eigentlichenOxidationsprozess ein dünnes,typischerweise einige wenige Nanometer dickes Siliziumdioxid aufdem Halbleiterkörpererzeugt, welches anschließendwieder entfernt wird. Auf diese Weise wird zwar der Halbleiterkörper etwasgedünnt, allerdingswird dadurch erreicht, dass unerwünschte Grenzflächenzustände aufder Oberflächedes Halbleiterkörpersgleichsam mitentfernt werden. Problematischerweise kann allerdingsnicht bei allen Herstellungsprozessen zur Erzeugung eines Dielektrikumszunächstein Opferoxidprozess vorgenommen werden. Insbesondere bei der Erzeugungso genannter Shallow-Trench Halbleiterbauelemente, bei denen dasDielektrikum an den Wändeneines schmalen Grabens aufgebracht wird, ist dies nicht praktikabel,da durch den Opferoxidprozess sich die lateralen Strukturen signifikantverändernwürden.Dies ist aber bei solchen Halbleiterbauelementen, bei denen Strukturendefinierter Strukturbreite erzeugt werden sollen, nicht gewünscht.
    [0010] Einweiteres Problem besteht darin, dass selbst bei der Verwendung einessolchen Opferoxidprozesses nicht sämtliche Verunreinigungen unddamit unerwünschteGrenzflächenzustände beseitigt werdenkönnen.Da sehr viele Verunreinigungen eine sehr hohe Diffusionskonstanteaufweisen, werden diese Ver unreinigungen bei der Oxidation quasiim Halbleiterkörperunmittelbar vor dem erzeugten Opferoxid hergetrieben und können sodurch den Opferoxidprozess nicht entfernt werden. Nach der Oxidationdiffundieren diese Verunreinigungen sehr schnell wieder an die Grenzfläche undbilden so die unerwünschtenGrenzflächenzustände. Diealleinige Verwendung eines Opferoxidprozesses reicht daher im Allgemeinennicht aus, die Dichte der unerwünschten Grenzflächenzustände aufein annehmbares Maß zu verringern.
    [0011] Einzweites Verfahren, welches im Allgemeinen bei CMOS-Technologienverwendet wird, verwendet einen so genannten Formiergasannealprozess.Bei diesem Formiergasannealing wird durch geeignete Wahl der Annealing-Parameterdie Dichte der Traps ebenfalls minimiert. Dabei werden durch dieim Formiergas enthaltenen Wasserstoffatome die Traps abgesättigt, sodassinsgesamt die Dichte der Traps minimiert wird. Der Vorteil bei derVerwendung von Wasserstoff bei der Verringerung von Grenzflächenzuständen bestehtdarin, dass Wasserstoff die Funktion des Halbleiterbauelementeselektrisch nicht negativ beeinflusst. Formiergasannealing stelltheute das beste Verfahren zur Absättigung von Traps dar.
    [0012] Problematischdaran ist allerdings, dass die Absättigung dieser Traps bei nachfolgendenthermischen Prozessschritten wieder verloren gehen kann, sodassdamit wieder unerwünschteGrenzflächenzustände entstehenkönnen.Dies liegt daran, dass Wasserstoff eine relativ niedrige Bindungsenergieim Bereich von 1 eV aufweist. Bei höheren Temperaturen werden dieseBindungen aufgrund der niedrigen Bindungsenergie von Wasserstoffsehr leicht wieder aufgelöst.
    [0013] Datypischerweise nach dem Oxidieren das entsprechende Halbleiterbauelementmindestens einem nachfolgenden thermischen Prozessschritt unterworfenwird und dadurch im Falle des Formiergasannealings die Grenzflächenzustände wiederverloren gehen, ist dieses Formiergasannealing zur Absättigungder Traps verbesserungsfähig,insbesondere gilt dies fürdie Erzeugung qualitativ hochwertiger Dielektrika. Insbesonderewird hier nur ein temporäresVerringern der Trapdichte erzielt, nicht aber eine dauerhafte, also über diegesamte Lebensdauer des Halbleiterbauelementes wirkende Verringerung derDichte der Grenzflächenzustände. Formiergasannealingweist also das Problem der Degradierung auf.
    [0014] Vordiesem Hintergrund liegt der vorliegenden Erfindung die Aufgabezugrunde, bei der Erzeugung eines Dielektrikums auf einem Halbleiterkörper dieDichte undefinierter Grenzflächenzustände möglichstzu verringern.
    [0015] Erfindungsgemäß wird dieseAufgabe durch ein Verfahren mit den Merkmalen des Patentanspruchs1 sowie durch eine Halbleiterstruktur mit den Merkmalen des Patentanspruchs16 gelöst.
    [0016] Demgemäss ist vorgesehen: – Eingattungsgemäßes Verfahrenzur Erzeugung eines Dielektrikums auf einem Halbleiterkörper, welchesdadurch gekennzeichnet ist, dass zeitlich vor dem Annealen zur Verbesserungder Absättigungund der elektrischen Eigenschaften fluorhaltige Teilchen in an dieGrenzflächeangrenzende Bereiche des Halbleiterkörpers und/oder der dielektrischenSchicht eingebracht werden. (Patentanspruch 1) – Eineerfindungsgemäß hergestellteHalbleiteranordnung, mit einem Halbleiterkörper und mit auf der erstenOberflächedes Halbleiterkörpersaufgebrachten dielektrischen Schicht, wobei an einer Grenzfläche zwischendem Halbleiterkörperund der dielektrischen Schicht fluorhaltige Teilchen zur Verbesserungder Absättigungund der elektrischen Eigenschaften der Grenzfläche angeordnet sind. (Patentanspruch16)
    [0017] Dieder vorliegenden Erfindung zugrundeliegende Idee besteht darin,Fluor definiert an die Grenzflächezwischen dem Halbleiter und dem Dielektrikum zu inkorporieren. DieserIdee liegt die Erkenntnis zugrunde, dass Fluor gegenüber Wasserstoffein sehr viel geeigneteres Element für einen Absättigungsprozess bei einem thermischenAnnealprozess ist. Dies liegt daran, dass Fluor mit einer Bindungsenergievon 5 eV eine sehr viel höhereBindungsenergie aufweist als Wasserstoff (Bindungsenergie 1 eV).
    [0018] Durchdas gezielte Einbringen von Fluor möglichst direkt an die Grenzflächen zwischenDielektrikum und Halbleiter kann somit eine Absättigung dieser Grenzflächen unddamit eine Reduzierung deren Zustandsdichte erzielt werden. Da sichzudem Fluor im Halbleiterkörperund im Dielektrikum elektrisch völligunproblematisch verhält,werden dadurch auch die elektrischen Parameter bei einem nachfolgendenAnnealprozess verbessert.
    [0019] Derbesondere Vorteil der Verwendung fluorhaltiger Teilchen bei einemAnnealprozess besteht darin, dass dadurch die Absättigungverbessert wird und in Folge der Verbesserung der Absättigungeine Verringerung der Trapdichte, insbesondere an der Grenzfläche desHalbleiterkörperszum Dielektrikum erzielt wird.
    [0020] Durchdie Verringerung der Fehlstellen im Bereich der Grenzfläche undim Dielektrikum kann die Wahrscheinlichkeit für einen elektrischen Durchschlagstark verringert werden und somit in die Lebensdauer eines einzelnenHalbleiterbauelements signifikant erhöht werden.
    [0021] VorteilhafteAusgestaltungen und Weiterbildungen der Erfindung ergeben sich ausden weiteren Unteransprüchensowie der Beschreibung unter Bezugnahme auf die Zeichnungen.
    [0022] Ineiner typischen Ausgestaltung ist die dielektrische Schicht alsSiliziumdioxid (SiO2) ausgebildet. Alternativkann die dielektrische Schicht auch als Siliziumnitrid (Si3N4) ausgebildetsein. Denkbar wäre selbstverständlich jedeandere dielektrische Schicht, welche an das Substrat eines Halbleiterkörpers angrenzt.Zusätzlichoder alternativ kann die dielektrische Schicht auch High-K und/oderLow-K enthalten.
    [0023] Ineiner vorteilhaften Ausgestaltung der Erfindung wird die dielektrischeSchicht durch eine thermische Oxidation erzeugt. Insbesondere thermisch oxidiertesSilizium ist qualitativ sehr viel hochwertiger als durch Abscheidungoder durch Aufschleudern erzeugtes Siliziumdioxid und wird insbesonderebei qualitativ hochwertigen Dielektrika, wie zum Beispiel bei einemKondensatordielektrikum oder einem Gateoxid, bei denen naturgemäß die Qualität des Dielektrikumsbesonders hoch sei muss, vorzugsweise angewendet. Zusätzlich oderalternativ kann die dielektrische Schicht auch durch LP-CVD (LP-CVD =Lowpressure CVD) und/oder durch ALD-CVD (ALD-CVD = atomic layer depositionCVD) erzeugt werden.
    [0024] Ineiner typischen Ausgestaltung ist der Halbleiterkörper alsSiliziumsubstrat ausgebildet. Insbesondere ist das Siliziumsubstratdabei als einkristallines Silizium vorgesehen, wenngleich sich dieErfindung selbstverständlichauch bei polykristallinem Silizium einsetzen lässt. Die Erfindung eignet sichzudem auch bei anderen, vorzugsweise siliziumhaltigen Halbleitersubstraten,wie zum Beispiel Siliziumgermanium oder Siliziumkarbid (SiC).
    [0025] Ineiner besonders vorteilhaften Ausgestaltung werden die fluorhaltigenTeilchen durch Ionenimplantation von Fluorionen oder ionisiertenfluorhaltigen Molekülenin den Halbleiterkörpereingebracht. Mittels Implantation lassen sich die Tiefen und damit dieReichweite der fluorhaltigen Teilchen in der dielektrischen Schichtbzw. im Halbleiterkörpergezielt einstellen. Auf diese Weise kann mehr oder weniger genausichergestellt werden, dass die fluorhaltigen Teilchen nach derImplantation möglichstnah an der Grenzflächezwischen Halbleiterkörperund dielektrischer Schicht angeordnet sind.
    [0026] Durchden sich an die Implantation anschließenden Temperaturschritt können diefluorhaltigen Teilchen bzw. die Fluorionen zusätzlich sehr nah an die Grenzfläche bzw.direkt an die Grenzflächeanlagern, wodurch der erfindungsgemäße Absättigungseffekt noch größer ist.
    [0027] Besondersvorteilhaft ist in diesem Zusammenhang eine Hochtemperaturimplantation,da dadurch die implantierten Fluorionen bereits während derImplantation der gewünschtenTemperatur ausgesetzt werden und dadurch gewissermaßen durch Strahlenunterstützte Diffusiongleichsam an die Grenzflächediffundieren können.Auf einen nachfolgenden Temperaturschritt kann hier vorteilhafterweiseverzichtet werden.
    [0028] Ineiner sehr vorteilhaften Ausgestaltung wird bei der Implantationeine Mehrfachimplantation der fluorhaltigen Teilchen bei unterschiedlichenDosen und Energien vorgenommen. Auf diese Weise kann ein gewünschtesProfil der fluorhaltigen Teilchen im Halbleiterkörper bzw. im Dielektrikum gezielt eingestelltwerden.
    [0029] Daserfindungsgemäße Verfahreneignet sich vorzugsweise bei solchen Halbleiterstrukturen mit zumindesteinem in dem Halbleiterkörpereingebrachten Graben, dem so genannten Trench, bei dem im Bereichdes oder der Gräbeneine mehr oder weniger dünnedielektrische Schicht auf die Grabenwände und/oder den Grabenbodenund/oder zur Auffüllungdes Grabens aufgebracht ist. Bei der so genannten STI-Technologiewird an der ersten Oberflächedes Halbleiterkörperszumindest ein Graben in den Halbleiterkörper eingebracht, der anschließend mitSiliziumoxid aufgefülltwird. Denkbärwäre auch, dassdie dielektrische Schicht lediglich an den Grabenwänden, nichtaber am Grabenboden aufgebracht wird. Denkbär wäre ferner, dass die dielektrischeSchicht lediglich an einer Seite der Grabenwände oder an mehreren, jedochnicht allen Seiten der Grabenwändeaufgebracht wird. Zusätzlichoder alternativ kann auch vorgesehen sein, dass diese dielektrischeSchicht geringfügig über dieerste Oberflächeaus dem Graben herauslappt.
    [0030] Ineiner vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrenswerden die fluorhaltigen Teilchen bei derartigen Strukturen mittelseiner so genannte Shallow-Trench-Implantation in den Halbleiterkörper bzw.die Grenzflächezwischen Halbleiterkörperund dielektrischer Schicht eingebracht. Insbesondere bei Halbleiterbauelementen,die zum Beispiel sehr tiefe und/oder sehr schmale Grabenstrukturenaufweisen, wie den oben genannten STI-Halbleiterbauelementen, eignetsich die oben genannte Mehrfachimplantation besonders vorteilhaft.
    [0031] DasEinbringen der fluorhaltingen Teilchen durch Ionenimplantation wirdtypischerweise nach dem Aufbringen der dielektrischen Schicht indiese dielektrische Schicht und/oder in den Halbleiterkörper eingebracht.Zusätzlichoder alternativ kann allerdings auch vorgesehen sein, dass die fluorhaltigen Teilchenvor dem Aufbringen der dielektrischen Schicht oder während desAufbringens der dielektrischen Schicht in diese bzw. in den entsprechenden Halbleiterkörper eingebrachtwerden.
    [0032] Ineiner besonders vorteilhaften, da zweckmäßigen Ausgestaltung wird vordem Aufbringen der dielektrischen Schicht zunächst ein Reinigungsprozessvorgenommen. Bei diesem Reinigungsprozess wird die Oberfläche desHalbleiterkörpers,auf der nachfolgend die dielektrische Schicht aufgebracht wird,zunächstmittels einer speziellen Reinigungssequenz gereinigt. Diese Reinigungssequenzumfasst unter anderem ein Aufbringen einer speziell ausgewählten Reinigungsflüssigkeit,mit deren Hilfe Fremdpartikel auf der Oberfläche des Substrates, welchessich auf die Bildung eines Dielektrikums schädlich auswirken könnte, beseitigtwerden sollen. Dieser Reinigungsprozess dient dem Zweck, die Qualität der Grenzfläche zu erhöhen, daunerwünschteTraps an der Grenzflächedurch einen vorherigen Reinigungsprozess in ihrer Dichte verringert werden.Dadurch könnenbeispielsweise durch Partikel auf der Oberfläche des Halbleiterkörpers verursachteunerwünschteGrenzflächenzustände verhindertwerden. Anschließendfolgt das Aufbringen eines Dielektrikums, beispielsweise Siliziumdioxidoder Siliziumnitrid, auf die Halbleiteroberfläche unter Verwendung einesgängigenVerfahrens erzeugt.
    [0033] Zusätzlich oderalternativ kann auch vorgesehen sein, dass unmittelbar vor dem Aufbringender dielektrischen Schicht auf den Halbleiterkörper ein Opferoxidprozess vorgesehenist. Bei diesem Opferoxidprozess wird eine dünne Schicht des Halbleiterkörpers oxidiert,um anschließendwieder entfernt zu werden. Dieser Opferoxidprozess dient ebenfalls demZweck, die Qualitätder Grenzflächezu erhöhen.
    [0034] Ineiner vorteilhaften Ausgestaltung werden zusätzlich zu den fluorhaltigenTeilchen auch kohlenstoffhaltige und/oder stickstoffhaltige Teilchenin den Halbleiterkörperbzw. in den Bereich der Grenzfläche eingebracht.
    [0035] Ineiner ebenfalls sehr vorteilhaften Weiterbildung wird nach dem Aufbringender dielektrischen Schicht oder am Ende des Prozessflusses ein Formiergasannealingvorgenommen, bei dem wasserstoffhaltige Teilchen, welche im Formiergasenthalten sind, in den Halbleiterkörper oder in den Bereich der Grenzfläche eingebrachtwerden. Es hat sich gezeigt, dass zusätzlich zu dem Einbringen vonFluorionen an die Grenzflächeder im Formiergas enthaltene Wasserstoff eine zusätzlicheVerbesserung dieser Grenzflächeund damit des Gateoxids mit sich bringt.
    [0036] Ineiner vorteilhaften Ausgestaltung werden die fluorhaltigen Teilchenbei einer Dosis zwischen 1·1013cm–2 und 1·1015cm–2 in den Halbleiterkörper eingebracht.Ein besonders vorteilhafter Bereich für die in dem Halbleiterkörper eingebrachteDosis liegt zwischen 3·1013cm–2 und 3·1014cm–2. Die Verwendung einerDosis von mehr als 1·1015cm–2 im Falle von Siliziumist nicht zweckmäßig, dahier die Armorphisierungsgrenze des Siliziumhalbleiterkörpers überschrittenwird, bei der der Halbleiterkörperseine einkristallinen Eigenschaften verliert. Dies ist unerwünscht undsollte daher möglichstvermieden werden.
    [0037] Ineiner vorteilhaften Ausgestaltung des erfindungsgemäßen Verfahrenswird fürdas thermische Annealen eine Temperatur im Bereich zwischen 400° C und 1000° C eingestellt.Denkbar wärenauch niedrigere oder auch höhereTemperaturen, jedoch eignet sich der angegebene Temperaturbereichinsbesondere aufgrund der Zeit fürdas thermische Annealen wie auch für die dadurch erzielten elektrischenEigenschaften besonders vorteilhaft. Vorzugsweise wird ein Temperaturprozessim Bereich von 800°Cbis 1000°Cfür einige,beispielsweise 10 Sekunden vorgenommen, wie dies bei einem RTP-Prozess üblich ist.Denkbar wärenselbstverständlich auchniedrigere Temperaturen, jedoch muss dann die Zeit für den Temperaturprozesserhöhtwerden.
    [0038] Ineiner sehr vorteilhaften Ausgestaltung kann auf einen eigens für das Absättigen derFluorionen vorgesehenen Annealingprozess oder thermischen Prozessverzichtet werden. Dieser Maßnahme liegtdie Erkenntnis zu Grunde, dass auch nach dem Erzeugen der dielektrischenSchicht die Halbleiteranordnung bzw. das entsprechende Halbleiterbauelementnoch einer Vielzahl unterschiedlicher Temperaturprozesse ausgesetztist. Diese Temperaturprozesse könnenquasi fürdie Diffusion der Fluorionen und damit für die Absättigung mit verwendet werden.Es wird hier also nicht auf einen Annealingprozess bzw. einen thermischenProzess verzichtet. Vielmehr wird die Funktion bzw. die Wirkungsweisedieses Annealingsprozesses oder thermischen Prozesses durch dieim Prozessfluss zur Herstellung eines jeweiligen Halbleiterbauelementesnachgeordneten Prozessschritte, die ebenfalls thermische Prozessevorsehen, ersetzt. Insofern bezeichnen die im Prozessfluss später erfolgendenthermischen Prozessschritte den Annealingprozess zum Absättigen derTraps. Auf diese Weise kann auf einen eigenen Prozessschritt verzichtetwerden.
    [0039] Ineiner besonders vorteilhaften Ausgestaltung kann der Prozessschrittzur Erzeugung der dielektrischen Schicht gleichsam den Annealingprozess bzw.den thermischen Prozess zum Absättigender Traps durch die fluorhaltigen Teilchen bilden. Allerdings müssen hierdie fluorhaltigen Teilchen selbstverständlich vor der Erzeugung derdielektrischen Schicht in den Halbleiterkörper und damit in den Bereichder Oberflächedes Halbleiterkörperseingebracht werden. Ein weiteres Erfordernis ist, dass die dielektrischeSchicht als thermischer Prozess ausgebildet ist, beispielsweisezur Erzeugung eines thermischen Siliziumdioxides oder eines thermischenSiliziumnitrides. Dieser thermische Prozess zur Erzeugung der dielektrischenSchicht bildet damit gleichermaßenden thermischen Prozess zum Absättigender fluorhaltigen Teilchen.
    [0040] DieErfindung wird nachfolgend anhand der in den schematischen Figurender Zeichnung angegebenen Ausführungsbeispielenäher erläutert. Es zeigendabei:
    [0041] 1 einenTeilschnitt einer Halbleiteranordnung mit erfindungsgemäß verbesserterGrenzfläche zwischendielektrischer Schicht und Halbleiterkörper;
    [0042] 2 schematische Querschnittsdarstellungenaufeinanderfolgender Verfahrensstadien zur Herstellung einer erfindungsgemäßen STI-Halbleiteranordnung.
    [0043] Inallen Figuren der Zeichnung sind gleiche bzw. funktionsgleiche Elemente – sofernnichts anderes angegeben ist – mitden selben Bezugszeichen bezeichnet worden.
    [0044] 1 zeigtanhand eines schematischen Teilschnitts eine erfindungsgemäß hergestellteHalbleiteranordnung.
    [0045] In 1 istmit Bezugszeichen 1 die erfindungsgemäße Halbleiteranordnung bezeichnet.Die Halbleiteranordnung 1 umfasst einen Halbleiterkörper 2,der im vorliegenden Ausführungsbeispielein einkristallines Siliziumsubstrat enthält. Der Halbleiterkörper 2 weisteine erste Oberfläche 3 undeine zweite Oberfläche 4 auf,wobei die erste Oberfläche 3 dieScheibenvorderseite und die zweite Oberfläche 4 die Scheibenrückseitebildet. Auf der ersten Oberfläche 3 isteine dünnedielektrische Schicht 5, die im vorliegenden Ausführungsbeispielals Siliziumdioxid ausgebildet ist, aufgebracht. Zwischen dem Halbleiterkörper 2 undder dielektrischen Schicht 5 ist somit eine Grenzfläche 6 ausgebildet.
    [0046] Erfindungsgemäß sind nunim Bereich dieser Grenzfläche 6 fluorhaltigeTeilchen, insbesondere Fluorionen 7 (F–)angeordnet. Diese Fluorionen 7 können dabei im Bereich des Halbleiterkörpers 2 oderzusätzlichoder alternativ auch im Bereich der dielektrischen Schicht 5 vorgesehensein. 1 zeigt eine beispielhafte Darstellung einer Gateoxidgrenzfläche zu einemSiliziumsubstrat.
    [0047] Nachfolgendwird anhand der in den 2(a) bis 2(f) angegebenen Teilschnitte ein erfindungsgemäßes Verfahrenzur Erzeugung einer Halbleiteranordnung 1 beschrieben.Dabei soll das erfindungsgemäße Verfahrenanhand eines so genannten STI-Halbleiterprozessesbeschrieben werden. Die nachfolgende Nummerierung entspricht dabei denentsprechenden Teilfiguren der 2: (a) Ein Halbleiterkörper 2 mit einer erstenOberfläche 3 undeiner zweiten Oberfläche 4 wirdbereitgestellt. (b) Im Bereich der ersten Oberfläche 3 werden Gräben 8 inden Halbleiterkörper 2 eingebracht. DieseGräben 8 können nacheiner geeigneten Strukturierung der ersten Oberfläche 3 mittelseiner Maske 11 zum Beispiel durch anisotropes Ätzen inden Halbleiterkörper 2 eingebrachtwerden. Die fürdie Erzeugung der Gräben 8 erforderlichen Prozessschritteund Technologieverfahren sind allgemeinen bekannt, so dass daraufnicht näher eingegangenwerden muss. Vor dem Ätzender Gräben 8 oderzusätzlichoder alternativ auch nach dem Ätzender Gräben 8 wird derHalbleiterkörper 2 insbesondereim Bereich der ersten Oberfläche 3 undder Gräben 8 einem Reinigungsprozessunterworfen. (c) Anschließendwird eine thermische Oxidation vorgenommen, bei der auf die Oberfläche 3 des Halbleiterkörpers 2 eindünnesthermisches Oxid 5 aufgebracht wird. Nach der Oxidationhat sich auf der Seite der ersten Oberfläche 3 auf sämtlichenfreiliegenden Oberflächen,das heißtauch auf den Grabenwänden 9 undden Grabenböden 10,eine dünnethermische Oxidschicht 5 gebildet. (d) Anschließendwird die erste Oberfläche 3 des Halbleiterkörpers 2 wiederumdurch die Maske 11 strukturiert. Die Maskenöffnungender Maske 11 befinden sich wiederum im Bereich der Gräben 8. Vorteilhafterweisewird hier dieselbe Maske 11 wie beim Verfahrensschritt(b) verwendet. Anschließendwerden durch Shallow-Trench-Implantationen fluorhaltige Teilchen 12 inden Halbleiteranordnung 1 implantiert. Für die Ionenimplantationwird z.B. BF2-Gas verwendet, aus dem die Fluorionen 12 extrahiertwerden. Bei dieser Shallow-Trench-Implantation werden die Fluorionen 12 beieiner geeignet gewähltenImplantationsenergien unter einem vorgegebenen schrägen Implantationswinkel α (entsprichtdem Einfallwinkel der Fluroionen) relativ zu der ersten Oberfläche 3 desHalbleiterkörpers 2 implantiert.Dieser Implantationswinkel α wirdso ge wählt,dass die Fluorionen 12 überdie gesamte Tiefe der Gräben 8 an dieGrenzfläche 6 zwischendielektrischer Schicht 5 und Halbleiterkörper 2 gelangenkönnen.Die Implantationsenergie wird zudem so eingestellt, dass die Fluorionen 12 unterBerücksichtigung desschrägenImplantationswinkels α derFluorionen 12 und die sich dadurch ergebende größere Wegstreckeder Fluorionen 12 durch die dielelektrische Schicht 5 nachder Implantation im Wesentlichen im Bereich der Grenzfläche 6 angeordnetsind. Insbesondere wird hier eine sehr flache Implantation bei relativniedrigen Implantationsenergien im Bericht von 10-40 keV verwendet,so dass sichergestellt ist, dass die implantierten Fluorionen 12 möglichstoberflächennahan der Grenzfläche 6 zwischenHalbleiterkörper 2 unddielektrischer Schicht 5 angeordnet sind. Es verstehtsich von selbst, dass der Winkel α auch0° betragenkann. Vorzugsweise kann hier auch ein Mehrfachimplantationunter Verwendung unterschiedlicher Dotierungsdosen, Implantationsenergienund Implantationswinkeln α verwendetwerden. Insbesondere bei sehr tiefen und/oder sehr engen Gräben 8 istes mitunter erforderlich, die Implantationsenergie und/oder denImplantationswinkeln α zuvariieren. Anschließendwird vor dem nachfolgenden thermischen Prozess die Maske 11 vonder ersten Oberfläche 3 entfernt. (e) Im Anschluss an die STI-Implantation wird die Halbleiteranordnung 1 einemTemperaturprozess unterworfen. Dabei werden unter Verwendung einerEnergiequelle 13, beispielsweise mehrerer Halogenlampen,thermische Strahlen 14 erzeugt, die die Halbleiteranordnung 1 erwärmen. Die Temperaturzum Erwärmender Halbleiteranordnung 1 wird über die thermischen Strahlen 14 und dievon der Energiequelle 13 ausgesendete Energie geeigneteingestellt. Mit tels dieses thermischen Prozesses wird erreicht,dass die sich im Bereich der Grenzfläche 6 befindlichenFluorionen 7 quasi selbständig hin zu der Grenzfläche 6 bewegen.Im Idealfall befinden sich nach dem thermischen Prozess 13 nahezusämtlicheFluorionen 7 an der Grenzfläche 6 zwischen dielektrischerSchicht 5 und Halbleiterkörper 2. Wesentlichist hier, dass die Fluorionen 7 im Halbleitersubstrat undinsbesondere in einem einkristallinen Siliziumsubstrat 2 einesehr hohe Diffusionskonstante und damit eine sehr gute Diffusionseigenschaftaufweisen. Dabei wird der Effekt ausgenutzt, dass die Fluorionen 7 sichquasi selbstständigjeweils in die Richtung der Grenzfläche 6 orientieren.
    [0048] Beidem vorstehend, anhand der 2(a)–2(e) geschilderten STI-Halbleiterprozesses istbeachten, dass hier die Prozessschritte lediglich zur besseren Darstellungder Erfindung beschrieben wurden und nicht den Anspruch auf Vollständigkeit erheben.
    [0049] Obgleichdie vorliegende Erfindung vorstehend anhand eines bevorzugten Ausführungsbeispielsbeschrieben wurde, ist sie nicht darauf beschränkt, sondern auf vielfältige Artund Weise modifizierbar.
    [0050] Insbesondereist die Auswahl der Schichtmaterialien nur beispielhaft und kannin vielerlei Art variiert werden. Darüber hinaus können dievorstehend beschriebenen Prozessschritte ebenfalls auf mannigfaltigeArt und Weise variiert werden. So kann statt einer thermischen Oxidationauch eine Trockenoxidation mit O2, eineNassoxidation mit H2O, eine Oxidation mitO3 oder eine Radikaloxidation vorgesehensein. Dabei muss allerdings jeweils ein günstiger Temperaturbereich gewählt werden.
    1 Halbleiteranordnung 2 Halbleiterkörper 3 ersteOberfläche,Scheibenvorderseitig 4 zweiteOberfläche,Scheibenrückseite 5 dielektrischeSchicht, Siliziumdioxid 6 Grenzfläche 7 fluorhaltigeTeilchen im Bereich der Grenzfläche, Fluorionen 8 Gräben, Trenches 9 Grabenwände 10 Grabenböden 11 Maske 12 implantierteFluorionen 13 thermischeEnergiequelle, Halogenlampe 14 thermischeStrahlung α Implantationswinkel
    权利要求:
    Claims (18)
    [1] Verfahren zur Erzeugung eines Dielektrikums aufeinem Halbleiterkörpermit den nacheinander vorzunehmenden Schritten: (a) Bereitstelleneines Halbleiterkörpers(2); (b) Aufbringen einer dielektrischen Schicht (5)auf zumindest Teilen einer ersten Oberfläche (3) des Halbleiterkörpers (2)derart, dass zumindest teilweise eine Grenzfläche (6) zwischen derdielektrischen Schicht (5) und dem Halbleiterkörper (2)ausgebildet wird; (c) thermisches Annealen des Halbleiterkörpers (2) undder dielektrischen Schicht (5); dadurch gekennzeichnet, dasszeitlich vor dem Annealen zur Verbesserung der Absättigungund der elektrischen Eigenschaften fluorhaltige Teilchen (7)an die Grenzfläche(7) angrenzende Bereiche des Halbleiterkörpers (2)und/oder der dielektrischen Schicht (5) eingebracht werden.
    [2] Verfahren nach Anspruch 1, dadurch gekennzeichnet,dass die dielektrische Schicht (5) Siliziumdioxid und/oderSiliziumnitrid und/oder High-K und/oder Low-K enthält.
    [3] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die dielektrische Schicht (5) durchthermische Oxidation und/oder durch LP-CVD und/oder durch ALD-CVD erzeugtwird.
    [4] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass der Halbleiterkörper (2) als Siliziumsubstrat,vorzugsweise als einkristallines Siliziumsubstrat ausgebildet ist.
    [5] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die fluorhaltigen Teilchen (7) durchImplantieren von Fluorionen (12) oder ionisierten fluorhaltigenMolekülen(12) in den Halbleiterkörper(2) eingebracht werden.
    [6] Verfahren nach Anspruch 5, dadurch gekennzeichnet,dass eine Mehrfachimplantation bei unterschiedlichen Dosen und/oderunterschiedlichen Implantationsenergien und/oder unterschiedlichenEinfallwinkeln (α)der implantierten Teilchen (12) vorgenommen wird.
    [7] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass vor dem Oxidieren an der ersten Oberfläche (3)zumindest ein Graben (8) in den Halbleiterkörper (2)eingebracht wird und anschließendzumindest auf Teilen der Oberfläche(9, 10) des oder der Gräben (8) die dielektrischeSchicht (5) aufgebracht wird.
    [8] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die fluorhaltigen Teilchen (7) durchShallow-Trench-Implantation bei einem gegenüber der ersten Oberfläche (3) schrägen Einfallwinkeln(α) derimplantierten Teilchen (12) in den Halbleiterkörper (2)eingebracht werden.
    [9] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass vor dem Aufbringen der dielektrischen Schicht(5) ein Reinigungsprozess der ersten Oberfläche (3)vorgenommen wird.
    [10] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass vor dem Aufbringen der dielektrischen Schicht(5) ein dünnes Opferoxidauf zumindest Teilen der ersten Oberfläche (3) aufgebrachtwird, welches vor dem Aufbringen der dielektrischen Schicht (5)wieder entfernt wird.
    [11] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass zusätzlich zuden fluorhaltigen Teilchen (7) auch kohlenstoffhaltigeund/oder stickstoffhaltige Teilchen in den Halbleiterkörper (2)eingebracht werden.
    [12] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass nach dem Aufbringen der dielektrischen Schicht(5) ein Formiergasannealing vorgenommen wird, bei dem wasserstoffhaltigeTeilchen in den Halbleiterkörper(2) eingebracht werden.
    [13] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass die fluorhaltigen Teilchen bei einer Dosisim Bereich zwischen 1013 cm–2 und1015 cm–2,insbesondere im Bereich von 3·1013 cm–2 und 3·1014 cm–2, in den Halbleiterkörper (2)eingebracht werden.
    [14] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass das thermische Annealen bei einer Temperaturim Bereich zwischen 400°Cund 1000°Cdurchgeführtwird.
    [15] Verfahren nach einem der vorstehenden Ansprüche, dadurchgekennzeichnet, dass fürden Prozessschritt des thermischen Annealens der Prozessschrittdes Aufbringens der dielektrischen Schicht verwendet wird.
    [16] Halbleiteranordnung (1), hergestellt nacheinem Verfahren gemässeinem der vorherigen Ansprüche,mit einem Halbleiterkörper(2) und mit auf der ersten Oberfläche (3) des Halbleiterkörpers (2) aufgebrachtendielektrischen Schicht (5), dadurch gekennzeichnet, dassan einer Grenzfläche(6) zwischen dem Halbleiterkörper (2) und der dielektrischenSchicht (5) fluorhaltige Teilchen (7) zur Verbesserungder Absättigungund der elektrischen Eigenschaften der Grenzfläche (7) angeordnetsind.
    [17] Halbleiteranordnung nach Anspruch 16, dadurch gekennzeichnet,dass an der ersten Oberfläche(3) zumindest ein Graben (8) in den Halbleiterkörper (2)eingebracht ist und dass zumindest auf Teilen der Oberfläche (9, 10)des oder der Gräben(8) die dielektrische Schicht (5) angeordnet ist.
    [18] Halbleiteranordnung nach einem der Ansprüche 16 oder17, dadurch gekennzeichnet, dass die dielektrische Schicht (5)als Kondensatordielektrikum, insbesondere eines STI-Halbleiterbauelementes, und/oderals Gateoxid, insbesondere eines feldeffektgesteuerten Halbleiterbauelementes,ausgebildet ist.
    类似技术:
    公开号 | 公开日 | 专利标题
    JP4984558B2|2012-07-25|半導体装置の製造方法
    DE102005009974B4|2013-11-07|Transistor mit flachem Germaniumimplantationsbereich im Kanalund Verfahren zur Herstellung
    KR101615814B1|2016-04-26|얕은 트렌치 격리 구조물의 형성 방법
    US7135372B2|2006-11-14|Strained silicon device manufacturing method
    US7094639B2|2006-08-22|Method for fabricating semiconductor device
    JP4813778B2|2011-11-09|半導体装置
    KR100586020B1|2006-06-01|반도체 장치의 게이트 형성 방법
    US6881646B2|2005-04-19|Semiconductor device and process for producing the same
    TWI446414B|2014-07-21|具有在接觸區域中之局部設置金屬矽化物區的電晶體以及形成該電晶體之方法
    US7501691B2|2009-03-10|Trench insulation structures including an oxide liner and oxidation barrier
    US6642125B2|2003-11-04|Integrated circuits having adjacent P-type doped regions having shallow trench isolation structures without liner layers therein therebetween and methods of forming same
    US6949446B1|2005-09-27|Method of shallow trench isolation formation and planarization
    US7208399B2|2007-04-24|Transistor with notched gate
    US6590271B2|2003-07-08|Extension of shallow trench isolation by ion implantation
    US7381622B2|2008-06-03|Method for forming embedded strained drain/source regions based on a combined spacer and cavity etch process
    US7829434B2|2010-11-09|Method for manufacturing semiconductor wafer
    KR100745067B1|2007-08-01|반도체 소자의 트렌치 소자분리막 및 그 형성방법
    US6960502B2|2005-11-01|Semiconductor device fabrication method
    US6576558B1|2003-06-10|High aspect ratio shallow trench using silicon implanted oxide
    US7300855B2|2007-11-27|Reversible oxidation protection of microcomponents
    KR100378190B1|2003-03-29|서로 다른 두께의 측벽 산화막을 갖는 트랜치아이솔레이션 형성방법
    KR101003496B1|2010-12-30|소자분리 구조 및 리세스 게이트를 포함하는 반도체 소자 및 제조 방법
    KR19980033016A|1998-07-25|반도체 집적 회로 제조 방법
    JP2010263129A|2010-11-18|半導体装置およびその製造方法
    KR20040025376A|2004-03-24|초미세 에스오아이 모스 전계효과 트랜지스터 및 그의제조방법
    同族专利:
    公开号 | 公开日
    DE102004031453B4|2009-01-29|
    US20060017132A1|2006-01-26|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    法律状态:
    2006-02-09| OP8| Request for examination as to paragraph 44 patent law|
    2007-09-27| 8127| New person/name/address of the applicant|Owner name: QIMONDA AG, 81739 MUENCHEN, DE |
    2009-07-23| 8364| No opposition during term of opposition|
    2010-04-22| 8339| Ceased/non-payment of the annual fee|
    优先权:
    申请号 | 申请日 | 专利标题
    DE200410031453|DE102004031453B4|2004-06-29|2004-06-29|Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur|DE200410031453| DE102004031453B4|2004-06-29|2004-06-29|Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur|
    US11/167,946| US20060017132A1|2004-06-29|2005-06-28|Method for producing a dielectric and semiconductor structure|
    [返回顶部]